(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-236766

最終頁に続く

(43)公開日 平成8年(1996)9月13日


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FΙ	技術表示箇所
H01L 29/78			H01L 2	9/78 3 2 1 V
21/336				3 2 1 P
21,000		9055-4M		6 5 2 E
			審査請求	未請求 請求項の数26 OL (全 17 頁)
(21)出願番号	特願平7-66033		(71)出願人	000004260 日本興装株式会社
(22)出願日	平成7年(1995)3月	24日	(72)発明者	愛知県刈谷市昭和町1丁目1番地
(31)優先権主張番号 (32)優先日	特願平6-324694 平 6 (1994)12月27日		(= 7,22,77.2	要知県刈谷市昭和町1丁目1番地 日本電 装株式会社内
(33)優先権主張国	日本 (JP)		(72)発明者	
(31)優先権主張番号	特層平6-60693		(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	愛知県刈谷市昭和町1丁目1番地 日本電
(32) 優先日	平6 (1994) 3 月30日			装株式会社内
(33)優先権主張国	日本 (JP)		(72)発明者	山本「剛
(31) 優先権主張番号	特願平6-215769			愛知県刈谷市昭和町1丁目1番地 日本電
(32)優先日	平6 (1994) 9月9日	1		装株式会社内
(33) 優先権主張国	日本 (J P)		(74)代理人	弁理士 碓氷 裕彦

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】 チャネル部を溝の側面にもつMOSFETの 製造方法において、第一にチャネル部に欠陥や汚染物質 を導入することのない製造方法を得ることと、第二に溝 形状を均一にできる製造方法を得ることである。

【構成】 n・型半導体基板1の一主面側に低不純物濃度のn・型エピタキシャル層2を形成し、この表面を主表面としてその所定領域をケミカルドライエッチングする。そのケミカルドライエッチングにより生じた面を含む領域を選択酸化し、所定厚さを有する選択酸化膜を形成する。その後、p型とn型の不純物を主表面より二重拡散し、この二重拡散によりチャネルの長さを規定すると同時にベース層とソース層を形成する。さらにn・型半導体基板1をドレイン層とする。この二重拡散の後にゲート酸化膜を介してゲート電極を形成およびソース、ドレイン電極を形成する。



【特許請求の範囲】

【請求項1】 半導体基板上に配置された第1導電型の 半導体層の主表面上に、所定領域に開口部を有するマス クを形成するマスク形成工程と、

前記マスクの開口部を通して前記半導体層をケミカルドライエッチングし、前記半導体層に、前記開口部よりも広い入口部分、前記主表面と略平行の底面、及び前記入口部分と前記底面とをつなぐ側面、を有する第1の溝を形成するケミカルドライエッチング工程と、

前記第1の溝を含む領域を酸化することにより、前記第 10 1の溝の表面に所定厚さの酸化膜を形成する酸化工程 と、

前記酸化膜に接する前記半導体層表面を含むように前記 主表面側から第2導電型の不純物を導入して前記半導体 層内に第2導電型のベース層を形成し、前記ベース層内 に前記主表面側から第1導電型の不純物を導入して第1 導電型のソース層を形成し、かかるソース層形成時に前 記ベース層の側壁にチャネル領域を形成する不純物導入 工程と、

前記酸化膜を除去して、前記第1の溝よりも深い所定深 20 さを有する第2の溝を形成する酸化膜除去工程と、

少なくとも前記ソース層と前記半導体層との間の前記第2の溝表面にゲート絶縁膜を介してゲート電極を形成し、前記ソース層及び前記ベース層に電気的に接触するソース電極を形成し、前記半導体基板に電気的に接触するドレイン電極を形成する電極形成工程とを含むことを特徴とする半導体装置の製造方法。

【請求項2】 前記ケミカルドライエッチング工程が等方性エッチング工程であることを特徴とする請求項1記 裁の半導体装置の製造方法。

【請求項3】 前記ケミカルドライエッチング工程は、四フッ化炭素と酸素とを含むガス系でエッチングする工程からなることを特徴とする請求項1乃至請求項2記載の半導体装置の製造方法。

【請求項4】 前記ケミカルドライエッチング工程は、CC1,,C1,、SF,、CFC1,、CF,C1,、F,、N1, CF,C1, CHF,、C,C1F,、F,、N5, BC1,の内の何れか一つもしくは複数を含むガス系でエッチングする工程からなることを特徴とする請求項1乃至請求項2記載の半導体装置の製造方法。

【請求項5】 前記ケミカルドライエッチング工程は、電離されたガス雰囲気中において、前記半導体層の上方での陰極降下が実質的にない状態で行われることを特徴とする請求項1乃至請求項4記載の半導体装置の製造方法。

【請求項6】 前記ケミカルドライエッチング工程は、電離されたガス雰囲気中において、前記半導体層の上方での陰極降下の絶対値が、10V未満の状態で行われるととを特徴とする請求項1乃至請求項4記載の半導体装置の製造方法。

【請求項7】 前記酸化工程は、前記第1の溝を含む領域を選択酸化することにより、前記第1の溝の表面、および前記マスクと前記半導体基板との間に所定厚さの選択酸化膜を形成する選択酸化工程からなり、

前記不純物導入工程は、前記選択酸化膜に接する前記半 導体層表面を含むように前記主表面側から前記第2導電型の不純物を導入して前記半導体層内に第2導電型の前記ベース層を形成し、前記ベース層内に前記主表面側から前記第1導電型の不純物を導入して第1導電型の前記ソース層を形成する工程からなり、

前記酸化膜除去工程は、前記選択酸化膜を除去して、前記第1の溝よりも深い所定深さを有する第2の溝を形成する選択酸化膜除去工程からなることを特徴とする請求項1乃至請求項6記載の半導体装置の製造方法。

【請求項8】 前記選択酸化工程は、前記マスク形成工程で形成した前記マスクを用いて選択酸化することを特徴とする請求項7記載の半導体装置の製造方法。

【請求項9】 前記選択酸化工程は、前記第1の溝の表面、および前記マスクと前記半導体層との間に所定厚さの選択酸化膜を形成することを特徴とする請求項7乃至 請求項8記載の半導体装置の製造方法。

【請求項10】 前記選択酸化工程は、前記ケミカルドライエッチング工程により生じた前記第1の溝を含む領域を選択酸化することにより、前記第1の溝表面に所定厚さの第1の選択酸化膜を形成し、また前記マスクと前記半導体基板との間に前記入口部分から遠ざかる程薄くなる第2の選択酸化膜を形成する工程からなることを特徴とする請求項7乃至請求項8記載の半導体装置の製造方法。

【請求項11】 前記酸化膜除去工程は、水溶液中で前記酸化膜の表面を水素で終端させながら前記酸化膜を除去して、前記所定深さを有する前記第1の溝を形成した後、前記水素で終端させた前記第1の溝表面を、酸素を含む気体中で酸化させて前記第1の溝の表面に保護用の酸化膜を形成する工程であるととを特徴とする請求項17至請求項10記載の半導体装置の製造方法。

【請求項12】 前記酸化膜除去工程は、弗酸を含む水溶液中で前記酸化膜の表面に発生するダングリングボンドを水素で終端させながら、前記酸化膜を除去することを特徴とする請求項11記載記載の半導体装置の製造方法

【請求項13】 第1導電型の半導体基板の主表面上 に、所定領域に開口部を有するマスクを形成するマスク 形成工程と、

前記マスクの開口部を通して前記半導体基板をエッチングし、前記半導体基板に、前記開口部よりも広い入口部分を有する第1の溝を形成するエッチング工程と、

前記第1の満を含む領域を選択酸化することにより、前 記第1の溝の表面、および前記マスクと前記半導体基板 50 との間に所定厚さの選択酸化膜を形成する選択酸化工程

٤.

前記選択酸化膜の側面に接する前記半導体基板表面を含むように前記主表面側から第2導電型の不純物を拡散させて第2導電型のベース層を形成し、前記ベース層内に前記主表面側から第1導電型の不純物を拡散させて第1導電型のソース層を形成し、前記ベース層の側壁にチャネルを形成する不純物導入工程と、

水溶液中で前記選択酸化膜の表面を水素で終端させなが ら前記選択酸化膜を除去して、前記第1の溝よりも深い 所定深さを有する第2の溝を形成した後、前記水素で終 端させた前記第2の溝表面を、酸素を含む気体中で酸化 させて前記第2の溝の表面に保護用の酸化膜を形成する 選択酸化膜除去工程と、

前記第2の構表面にゲート酸化膜を介してゲート電極を 形成し、前記ソース層及び前記ベース層に電気的に接触 するソース電極を形成し、前記半導体基板の他主面側に 電気的に接触するドレイン電極とを形成する電極形成工 程とを含むことを特徴とする半導体装置の製造方法。

【請求項14】 前記電極形成工程は、

前記第2の溝の内壁を酸化してゲート酸化膜を形成し、 このゲート酸化膜上にゲート電極を形成するゲート電極 形成工程と、

前記ソース層および前記ベース層にともに電気的に接触するソース電極を形成し、前記半導体基板の他主面側に電気的に接触するドレイン電極とを形成するソース・ドレイン電極形成工程とからなることを特徴とする請求項1乃至請求項13記載の半導体装置の製造方法。

【請求項15】 前記不純物導入工程は、前記選択酸化 膜と自己整合的に前記主表面側から前記第2導電型の不 純物を拡散させて前記第1の溝表面に前記ベース層を形 成し、また前記選択酸化膜と自己整合的に前記主表面側 から前記ベース層内に前記第1導電型の不純物を拡散さ せることで前記ソース層を形成することを特徴とする請 求項7乃至請求項14記載の半導体装置の製造方法。

【請求項16】 前記酸化膜除去工程は、少なくとも前記酸化膜の表面には光が照射されない状態で前記酸化膜を除去する工程であることを特徴とする請求項1乃至請求項15記載の半導体装置の製造方法。

【請求項17】 前記半導体層はシリコンからなり、さらに前記酸化膜除去工程は、前記酸化膜を除去して得 40 られた第2の溝の側面のチャネル形成部の面方位が(110)面、{100}面の何れか一つとなるように前記酸化膜を除去する工程であることを特徴とする請求項16記載の半導体装置の製造方法。

【請求項18】 前記半導体層はシリコンからなり、 さらに前記酸化膜除去工程は、前記酸化膜を除去して得 られた第2の溝の側面のチャネル形成部の面方位が(1 11)面となるように前記酸化膜を除去する工程である ことを特徴とする請求項1乃至請求項16記載の半導体 装置の製造方法。 【請求項19】 前記酸化膜除去工程は、PHが4より 大きい溶液で前記酸化膜を除去する工程であることを特 徴とする請求項18記載の半導体装置の製造方法。

【請求項20】 第1導電型の半導体基板と、

前記半導体基板の主表面側に形成され、ケミカルドライエッチングと該ケミカルドライエッチングの後にLOCOS酸化を施すことにより形成されるとともに、所定の入口幅を有する入口、前記主表面と略平行な面を有する底面、及び前記入口と前記底面とを連続的に結ぶ側面、からなる溝部と、

前記溝部における前記側面を含み、前記主表面側から所 定深さまで形成された第2導電型のベース層と、

前記ベース層内における前記主表面側に形成され、前記 溝部における前記側面にチャネル領域を形成させるソース層と、

前記溝部の前記側面及び前記底面を含む領域に、ゲート 絶縁膜を介して形成されたゲート電極とを備えることを 特徴とする半導体装置。

【請求項21】 前記溝部は、前記主表面から前記入口 20 幅の1/2以下の深さを有することを特徴とする請求項 20記載の半導体装置。

【請求項22】 前記半導体基板の面方位は、【100)面であることを特徴とする請求項20乃至請求項2 1記載の半導体装置。

【請求項23】 前記半導体基板、前記ベース層及び前記ソース層はそれぞれシリコンからなり、更に前記溝部の前記側面における前記チャネル領域の面方位は、{11}面もしくは{111}面に近い面であることを特徴とする請求項20乃至請求項22記載の半導体装置。

【請求項24】 前記半導体基板、前記ベース層及び前記ソース層はそれぞれシリコンからなり、更に前記溝部の前記側面における前記チャネル領域の面方位は、 { 1 0 0 } 面、 { 1 1 0 0 } 面、 { 1 0 0 } 面に近い面の何れか一つの面であることを特徴とする請求項20乃至請求項21記載の半導体装置。

【請求項25】 前記溝部は、前記半導体基板をケミカルドライエッチングして初期溝を形成し、その後、前記初期溝を含む領域を酸化することにより前記初期溝の表面に所定厚さの酸化膜を形成し、前記酸化膜をエッチング除去することで形成されたものであることを特徴とする請求項20記載の半導体装置。

【請求項26】 前記溝部はバスタブ形状であることを 特徴とする請求項20記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電力用半導体素子として用いられる半導体装置、すなわち縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor) および I G B T (Insulated Gate Bipolar Transistor) の製造方法に関し、その単体または電力用半導体素

.

子を組み込んだMOSIC等に採用して好適である。 [0002]

【従来の技術】縦型パワーMOSFETは、周波数特性 が優れ、スイッチング速度が速く、かつ低電力で駆動で きる等多くの特長を有することから、近年多くの産業分 野で使用されている。たとえば、日経マグロウヒル社発 行"日経エレクトロニクス"の1986年5月19日 号, pp.165-188には、パワーMOSFETの開発の焦点 が低耐圧品および高耐圧品に移行している旨記載されて いる。さらに、この文献には、耐圧100V以下のパワ -MOSFETチップのオン抵抗は、10mΩレベルま で低くなってきていることが記載されており、この理由 として、パワーMOSFETの製造にLSIの微細加工 を利用したり、そのセルの形状を工夫したりすることに より、面積当たりのチャネル幅が大きくとれるようにな ったことにある旨述べられている。また、この文献には 主流であるDMOS型(二重拡散型)セルを使用した縦 型パワーMOSFETを中心にのべられている。その理 由は、DMOS型はチャネル部分にシリコンウエハの平 坦な主表面をそのまま使用することを特長とするプレー 20 ナプロセスにより作製されるため、歩留まりが良くコス 上が安いという製造上の利点があるからである。

【0003】一方、縦型パワーMOSFETの普及に伴 って低損失化、低コスト化がさらに求められているが、 微細加工やセルの形状の工夫によるオン抵抗低減は限界 にきている。たとえば、特開昭63-266882号公 報によると、DMOS型においては微細加工によりユニ ットセルの寸法を小さくしてもオン抵抗がそれ以上減少 しない極小点があり、その主原因がオン抵抗の成分を成 すJFET抵抗の増加であることが分かっている。また 30 DMOS型において、特開平2-86136号公報に示 されているように、現在の微細加工技術の下ではオン抵 抗が極小点をとるユニットセルの寸法は15μm付近で ある。

【〇〇〇4】この限界を突破するために種々の構造が提 案されている。それらに共通した特徴は素子表面に溝を 形成し、その溝の側面にチャネル部を形成した構造であ り、この構造により前述のJFET抵抗を大幅に減少さ せることができる。さらに、この溝の側面にチャネル部 を形成した構造においては、ユニットセル寸法を小さく 40 してもJFET抵抗の増大は無視することができるた め、特開昭63-266882号公報に記載されたよう なユニットセル寸法の縮小に対してオン抵抗が極小点を とるという限界が無く、15μmを切って微細加工の限 界まで小さくすることができる。

【0005】とのように、溝の側面にチャネル部を形成 する構造の従来の製造方法として例えば特開昭61-19966 6 号公報に開示されたようにR1Eで溝を形成し、その 溝の側面にチャネル部を形成するものがある。ととで、 R1Eはプロセスの制御性の優れた物理的なエッチング 50 パターンを形成する。なお、この開口バターンは上述の

である。すなわちRIEは、ガス雰囲気中に置かれた半 導体装置の上下に電極を配置して前記電極間に髙周波電 力を印加すると、ガスが電子とイオンとに電離する。こ の電極間で電子とイオンの移動度の大きな違いによって 半導体装置上部に陰極降下が生じる。そしてこの陰極降 下によって電界を生じさせ、この電界によって前記イオ ン半導体装置方向に加速させ、被エッチング面に物理的 に衝突させてそのエネルギーで半導体装置をエッチング するものである。そして、RIEは電離したガスを加速 させるため、前記半導体装置上に絶対値にして10V~ 500V程度の陰極降下が発生するように前記電極間に 髙周波電力が印加される。RIEにおいては電離したガ スをある―定方向に加速させるため、非常に優れた異方 性を有しサイドエッチが起こりにくいという特徴があ る。しかしながら、RIEにおいては、物理的に電離さ れたガスを半導体装置に衝突させるため、エッチングさ れた面に格子欠陥が必然的に発生し、表面再結合が起こ ることで移動度が下がり結果としてオン抵抗が増加して しまうという問題がある。

【0006】とこで格子欠陥が発生しにくい製造方法と して、例えば国際公開WO93/03502号や特開昭62-12167号 **に開示されたようにウエットエッチングを用いた製造方** 法がある。図23はWO93/03502号に開示されたMOSF ETの断面図であり、図24~図35は同公報における MOSFETの製造工程を示す断面図である。以下にそ の製造工程を簡単に説明する。

【0007】まず、図24に示されるように、n゚型シ リコンからなる半導体基板 l の主表面に n ⁻ 型のエピタ キシャル層2を成長させたウエハ21を用意する。との 半導体基板 1 はその不純物濃度が 1 0 ' ° c m - 3 程度にな っている。また、エピタキシャル層2はその厚さが 7μ m程度で、その不純物濃度は10³゚cm-³程度となって いる。このウエハ21の主表面を熱酸化して厚さ60n m程度のフィールド酸化膜60を形成し、その後レジス ト膜61を堆積して公知のフォトリソ工程にてセル形成 予定位置の中央部に開口するバターンにレジスト膜61 をパターニングする。そして、このレジスト膜61をマ スクとしてポロン (B*) をイオン注入する。

【0008】レジスト剥離後、熱拡散により図25に示 すように接合深さが3μm程度のp型拡散層62を形成 する。とのp型拡散層62は最終的には後述するp型ベ ース層16の一部となり、ドレイン・ソース間に高電圧 が印加されたとき、p型拡散層62の底辺部分で安定に ブレークダウンを起こさせることにより、耐サージ性を 向上させる目的を果たす。

【0009】次に、図25に示すように、ウエハ21の 主表面に窒化シリコン膜63を約200nm堆積し、と の窒化シリコン膜63をバターニングして、ピッチ幅 (ユニットセル 1 5 の寸法) a で開口する格子状の開口 p型拡散層62がそのビッチ間隔の中央部に位置するよ うにマスク合わせしている。

【0010】次に、図26に示すように、窒化シリコン 膜63をマスクとしてフィールド酸化膜60をエッチン グし、ひきつづき n 型エピタキシャル層 2 を深さ 1. 5μm程度ウエットエッチングして溝64を形成する。 次に、図27に示すように、窒化シリコン膜63をマス クとして溝64の部分を熱酸化する。これはLOCOS (Local Oxidation of Silicon)法として良く知られた酸 化方法であり、この酸化により選択酸化膜すなわちLO COS酸化膜65が形成され、同時にLOCOS酸化膜 65によって喰われたn⁻型エピタキシャル層2の表面 にU溝50が形成され、かつ溝50の形状が確定する。 【0011】次に、図28に示すように、LOCOS酸 化膜65をマスクとして、薄いフィールド酸化膜60を 透過させてp型ベース層16を形成するためのボロンを イオン注入する。このとき、LOCOS酸化膜65とフ ィールド酸化膜60の境界部分が自己整合位置になり、 イオン注入される領域が正確に規定される。次に、図2 9に示すように、接合深さ3μm程度まで熱拡散する。 この熱拡散により、図25に示す工程において前もって 形成したp型拡散層62と、図28に示す工程において 注入されたボロンの拡散層が一体になり、一つのp型ベ ース層16を形成する。また、p型ベース層16の領域 の両端面はU溝50の側壁の位置で自己整合的に規定さ

【0012】次に、図30に示すように、格子状のバターンでウェハ21表面に形成されているLOCOS酸化膜65により囲まれたp型ベース層16表面中央部に残されたパターンでパターニングされたレジスト膜66と30LOCOS酸化膜65をともにマスクとして、薄いフィールド酸化膜60を透過させてn・型ソース層4を形成するためのリンをイオン注入する。この場合も図28に示す工程においてボロンをイオン注入した場合と同様に、LOCOS酸化膜65とフィールド酸化膜60の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。

【0013】次に、図31に示すように、接合深さ0. $5\sim 1$ μ m熱拡散し、n 型 2 型 2 型 2 型 2 の 無拡散において、2 型 2 2 の 無ないないで、2 2 の 側壁の位置で自己整合的に規定される。以上、図2 8 2 2 の 2 3 2 0 の 形状が確定する。

【0014】次に、図32に示すように、LOCOS酸化膜65をウェットエッチングにより除去してU溝50の内壁51を露出させ、その後熱酸化により厚さ60nm程度のゲート酸化膜8を形成する。次に、図33に示すように、ウエハ21の主表面に厚さ400nm程度のポリシリコン膜を堆積する。

【0015】次に、図34に示すように、パターニングされたレジスト膜68をマスクとして酸化膜67を透過して p・型ベースコンタクト層17を形成するためのボロンをイオン注入する。次に、図35に示すように、接合深さ0.5μm程度熱拡散し、p・型ベースコンタクト層17を形成する。

【0016】そして、図23(b)に示すように、ウエハ21の主表面にBPSG(BoronPhosphate Silicate Glass)からなる層間絶縁膜18を形成し、その一部にコンタクト穴開けを行いp・型ベースコンタクト層17とn・型ソース層4を露出させる。さらに、アルミニウム膜からなるソース電極19を形成し、前記コンタクト穴を介してp・型ベースコンタクト層17とn・型ソース層4とにオーミック接触させる。さらに、アルミニウム膜保護用としてプラズマCVD法等により窒化シリコン等よりなるパッシベーション膜(図示略)を形成し、また、ウエハ21の裏面にはTi/Ni/Auの3層膜からなるドレイン電極20を形成し、n・型半導体基板1にオーミック接触をとる。

[0017]

20

【発明が解決しようとする課題】しかしながら上記W093/03502号公報や特開昭62-12167号公報に開示された製造方法は、等方性エッチングであるウエットエッチングを用いているため、所望の幅以上にエッチングする所謂サイドエッチが起こり、また液ムラによりウエハ面内で均一に安定した深さの溝を形成することができず、プロセスの制御性が悪いという問題がある。

【0018】また、ウエハ面内での溝の形状が不均一であるために、FETの電気特性のばらつきが大きいという問題がある。この溝形状の不均一はLOCOS酸化を行う前に行うエッチング工程で、溝形状がウエハ面内でばらつくためと考えられる。チャネル溝を、LOCOS酸化のみで形成することも考えられるが、LOCOS酸化時間の増大によるチャネル部への欠陥の導入が増え、また溝の側面の角度が30度程度になだらかになってしまい、セルの微細化ができなくなり、オン電圧の低下を望めなくなってしまう。また、LOCOS酸化のみでチャネル溝を形成すると、Siが酸化すると体積が約2倍になるという性質上、チャネル部に歪みが生じる可能性もある。従って、このLOCOS酸化を行う前に行うエッチング工程、すなわち初期溝形成工程は是非とも必要な工程である。

【0019】とのような観点から、縦型MOSFETを、低オン電圧でかつウエハ面内での電気特性の均一性を維持したまま製造するためには、初期溝を形成後、チャネル部に欠陥や汚染物質を導入せずLOCOS酸化し、なおかつ溝形状をウエハ面内で均一になるようにLOCOS酸化膜を除去する必要がある。しかしながら、上記公報においては、チャネルの欠陥を少なくすることと、チャネル溝の形状を正確に制御することを同時にで

きないという問題があった。

【0020】本発明は、上記問題に鑑みたものであり、その目的はチャネル部を溝の側面にもつMOSFETの製造方法において、チャネル部の欠陥を少なくし、また溝形状を正確に制御できる製造方法及びその半導体装置を得ることである。

[0021]

【課題を解決するための手段】上記目的を達成するため に構成された請求項1記載の半導体装置の製造方法は、 半導体基板上に配置された第1導電型の半導体層の主表 面上に、所定領域に開口部を有するマスクを形成するマ スク形成工程と、前記マスクの開口部を通して前記半導 体層をケミカルドライエッチングし、前記半導体層に、 前記開口部よりも広い入口部分、前記主表面と略平行の 底面、及び前記入口部分と前記底面とをつなぐ側面、を 有する第1の溝を形成するケミカルドライエッチング工 程と、前記第1の溝を含む領域を酸化することにより、 前記第1の溝の表面に所定厚さの酸化膜を形成する酸化 工程と、前記酸化膜に接する前記半導体層表面を含むよ ろに前記主表面側から第2導電型の不純物を導入して前 20 記半導体層内に第2導電型のベース層を形成し、前記べ ース層内に前記主表面側から第1導電型の不純物を導入 して第1導電型のソース層を形成し、かかるソース層形 成時に前記ベース層の側壁にチャネル領域を形成する不 純物導入工程と、前記酸化膜を除去して、前記第1の溝 よりも深い所定深さを有する第2の溝を形成する酸化膜 除去工程と、少なくとも前記ソース層と前記半導体層と の間の前記第2の溝表面にゲート絶縁膜を介してゲート 電極を形成し、前記ソース層及び前記ベース層に電気的 に接触するソース電極を形成し、前記半導体基板に電気 30 的に接触するドレイン電極を形成する電極形成工程とを 含むことを特徴としている。

【0022】また、上記目的を達成するために構成され た請求項2記載の発明は、請求項1記載の発明における 前記ケミカルドライエッチング工程が等方性エッチング 工程であることを特徴としている。また、上記目的を達 成するために構成された請求項3記載の発明は、請求項 1 乃至請求項2 記載の発明における前記ケミカルドライ エッチング工程は、四フッ化炭素と酸素とを含むガス系 でエッチングする工程からなることを特徴としている。 【0023】また、上記目的を達成するために構成され た請求項4記載の発明は、請求項1乃至請求項2記載の 発明における前記ケミカルドライエッチング工程は、C Cl., Cl., SF., CFCl,, CF, Cl., CF, C1, CHF, , C, C1F, , F, , NF, , BCI,の内の何れか一つもしくは複数を含むガス系で エッチングする工程からなることを特徴としている。 【0024】また、上記目的を達成するために構成され

た請求項5記載の発明は、請求項1乃至請求項4記載の

発明における前記ケミカルドライエッチング工程は、電 50

離されたガス雰囲気中において、前記半導体層の上方での陰極降下が実質的にない状態で行われることを特徴としている。また、上記目的を達成するために構成された請求項6記載の発明は、請求項1乃至請求項4記載の発明における前記ケミカルドライエッチング工程は、電離されたガス雰囲気中において、前記半導体層の上方での陰極降下の絶対値が、10V未満の状態で行われることを特徴としている。

【0025】また、上記目的を達成するために構成された請求項7記載の発明は、請求項1乃至請求項6記載の発明における前記酸化工程は、前記第1の溝を含む領域を選択酸化することにより、前記第1の溝の表面、および前記マスクと前記半導体基板との間に所定厚さの選択酸化膜を形成する選択酸化工程からなり、前記不純物導入工程は、前記選択酸化膜に接する前記半導体層表面を含むように前記主表面側から前記第2導電型の不純物を導入して前記主表面側から前記第1零電型の不純物を導入して第1導電型の前記ソース層を形成し、前記ベース層内に前記主表面側から前記第1導電型の不純物を導入して第1導電型の前記ソース層を形成する工程からなり、前記酸化膜除去工程は、前記選択酸化膜を除去して、前記第1の溝よりも深い所定深さを有する第2の溝を形成する選択酸化膜除去工程からなることを特徴としている。

【0026】また、上記目的を達成するために構成された請求項8記載の発明は、請求項7記載の発明における前記選択酸化工程は、前記マスク形成工程で形成した前記マスクを用いて選択酸化することを特徴としている。また、上記目的を達成するために構成された請求項9記載の発明は、請求項7乃至請求項8記載の発明における前記選択酸化工程は、前記第1の溝の表面、および前記マスクと前記半導体層との間に所定厚さの選択酸化膜を形成することを特徴としている。

【0027】また、上記目的を達成するために構成された請求項10記載の発明は、請求項7乃至請求項8記載の発明における前記選択酸化工程は、前記ケミカルドライエッチング工程により生じた前記第1の溝を含む領域を選択酸化することにより、前記第1の溝表面に所定厚さの第1の選択酸化膜を形成し、また前記マスクと前記半導体基板との間に前記入口部分から遠ざかる程薄くなる第2の選択酸化膜を形成する工程からなることを特徴としている。

【0028】また、上記目的を達成するために構成された請求項11記載の発明は、請求項1乃至請求項10記載の発明における前記酸化膜除去工程は、水溶液中で前記酸化膜の表面を水素で終端させながら前記酸化膜を除去して、前記所定深さを有する第1の溝を形成した後、前記水素で終端させた前記第1の溝表面を、酸素を含む気体中で酸化させて前記第1の溝の表面に保護用の酸化膜を形成する工程であることを特徴としている。

【0029】また、上記目的を達成するために構成され

た請求項12記載の発明は、請求項11記載の発明にお ける前記酸化膜除去工程は、弗酸を含む水溶液中で前記 酸化膜の表面に発生するダングリングボンドを水素で終 端させながら、前記酸化膜を除去することを特徴として いる。また、上記目的を達成するために構成された請求 項13記載の発明は、第1導電型の半導体基板の主表面 上に、所定領域に開口部を有するマスクを形成するマス ク形成工程と、前記マスクの開口部を通して前記半導体 基板をエッチングし、前記半導体基板に、前記開口部よ りも広い入口部分を有する第1の溝を形成するエッチン グ工程と、前記第1の溝を含む領域を選択酸化すること により、前記第1の溝の表面、および前記マスクと前記 半導体基板との間に所定厚さの選択酸化膜を形成する選 択酸化工程と、前記選択酸化膜の側面に接する前記半導 体基板表面を含むように前記主表面側から第2導電型の 不純物を拡散させて第2導電型のベース層を形成し、前 記ベース層内に前記主表面側から第 1 導電型の不純物を 拡散させて第1導電型のソース層を形成し、前記ベース 層の側壁にチャネルを形成する不純物導入工程と、水溶 液中で前記選択酸化膜の表面を水素で終端させながら前 20 記選択酸化膜を除去して、前記第1の溝よりも深い所定 深さを有する第2の溝を形成した後、前記水素で終端さ せた前記第2の溝表面を、酸素を含む気体中で酸化させ て前記第2の溝の表面に保護用の酸化膜を形成する選択 酸化膜除去工程と、前記第2の溝表面にゲート酸化膜を 介してゲート電極を形成し、前記ソース層及び前記ベー ス層に電気的に接触するソース電極を形成し、前記半導 体基板の他主面側に電気的に接触するドレイン電極とを 形成する電極形成工程とを含むことを特徴としている。

【0030】また、上記目的を達成するために構成され 30 た請求項14記載の発明は、請求項1乃至請求項13記載の発明における前記電極形成工程は、前記第2の溝の内壁を酸化してゲート酸化膜を形成し、このゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、前記ソース層および前記ベース層にともに電気的に接触するソース電極を形成し、前記半導体基板の他主面側に電気的に接触するドレイン電極とを形成するソース・ドレイン電極形成工程とからなることを特徴としている。

【0031】また、上記目的を達成するために構成された請求項15記載の発明は、請求項7乃至請求項14記 40載の発明における前記不純物導入工程は、前記選択酸化膜と自己整合的に前記主表面側から前記第2導電型の不純物を拡散させて前記第1の溝表面に前記べース層を形成し、また前記選択酸化膜と自己整合的に前記主表面側から前記ベース層内に前記第1導電型の不純物を拡散させることで前記ソース層を形成することを特徴としている。

【0032】また、上記目的を達成するために構成された請求項16記載の発明は、請求項1乃至請求項15記載の発明における前記酸化膜除去工程は、少なくとも前 50

記酸化膜の表面には光が照射されない状態で前記酸化膜を除去する工程であることを特徴としている。また、上記目的を達成するために構成された請求項17記載の発明は、請求項1乃至請求項16記載の発明における前記半導体層はシリコンからなり、さらに前記酸化膜除去工程は、前記酸化膜を除去して得られた第2の溝の側面のチャネル形成部の面方位が{110}面,{100}面の何れか一つとなるように前記酸化膜を除去する工程であることを特徴としている。

【0033】また、上記目的を達成するために構成された請求項18記載の発明は、請求項1乃至請求項16記載の発明における前記半導体層はシリコンからなり、さらに前記酸化膜除去工程は、前記酸化膜を除去して得られた第2の溝の側面のチャネル形成部の面方位が(111)面となるように前記酸化膜を除去する工程であることを特徴としている。

【0034】また、上記目的を達成するために構成され た請求項19記載の発明は、請求項18記載の発明にお ける前記酸化膜除去工程は、PHが4より大きい溶液で 前記酸化膜を除去する工程であることを特徴としてい る。上記目的を達成するために構成された請求項20記 載の半導体装置は、第1導電型の半導体基板と、前記半 導体基板の主表面側に形成され、ケミカルドライエッチ ングと該ケミカルドライエッチングの後にLOCOS酸 化を施すことにより形成されるとともに、所定の入口幅 を有する入口、前記主表面と略平行な面を有する底面、・ 及び前記入口と前記底面とを連続的に結ぶ側面、からな る溝部と、前記溝部における前記側面を含み、前記主表 面側から所定深さまで形成された第2導電型のベース層 と、前記ベース層内における前記主表面側に形成され、 前記溝部における前記側面にチャネル領域を形成させる ソース層と、前記溝部の前記側面及び前記底面を含む領 域に、ゲート絶縁膜を介して形成されたゲート電極とを 備えることを特徴としている。

【0035】また、上記目的を達成するために構成された請求項21記載の発明は、請求項20記載の半導体装置の前記溝部は、前記主表面から前記入口幅の1/2以下の深さを有することを特徴としている。また、上記目的を達成するために構成された請求項22記載の発明は、請求項20乃至請求項21記載の半導体装置の前記半導体基板の面方位は、{100}面であることを特徴としている。

【0036】また、上記目的を達成するために構成された請求項23記載の発明は、請求項20乃至請求項22記載の半導体装置の前記半導体基板、前記ベース層及び前記ソース層はそれぞれシリコンからなり、更に前記満部の前記側面における前記チャネル領域の面方位は、

{111} 面もしくは {111} 面に近い面であることを特徴としている。

【0037】また、上記目的を達成するために構成され

た請求項24記載の発明は、請求項20乃至請求項21 記載の半導体装置の前記半導体基板、前記ベース層及び 前記ソース層はそれぞれシリコンからなり、更に前記溝 部の前記側面における前記チャネル領域の面方位は、

{110}面、{110}面に近い面、{100}面、

{100}面に近い面の何れか一つの面であることを特 徴としている。

[0038]また、上記目的を達成するために構成され た請求項25記載の発明は、請求項20記載の半導体装 置の前記溝部は、前記半導体基板をケミカルドライエッ チングして初期溝を形成し、その後、前記初期溝を含む 領域を酸化することにより前記初期溝の表面に所定厚さ の酸化膜を形成し、前記酸化膜をエッチング除去するこ とで形成されたものであることを特徴としている。

【0039】上記目的を達成するために構成された請求 項26記載の発明は、請求項20記載の半導体装置の前 記溝部はバスタブ形状であることを特徴としている。

[0040]

【作用および発明の効果】上記のように構成された請求 層の表面の所定領域をケミカルドライエッチング法によ り除去する。ケミカルドライエッチング法はドライエッ チング法の一種でありプロセスの制御性が高く、ウエハ 面内で均一なエッチングがおこなえ、再現性も高い。ま たケミカルドライエッチング法はドライエッチングプロ セスのなかでは比較的被エッチング面に与えるダメージ が小さい。そして、このケミカルドライエッチングの後 に第1の溝表面を酸化する。ととで酸化をする場合、酸 化が開始される第1の溝の表面により、結果として得ら れる半導体層の酸化膜との境界面の状態が異なるものと なる。即ち、RIE等の物理的エッチングでエッチング された面を酸化させても、格子欠陥が生じたまま酸化が 進行し、結果として得られる半導体層の表面は格子欠陥 が残ってしまう。しかしながら、本発明においては第1 の溝表面をケミカルドライエッチング法を用いることに より、高い欠陥の少ない表面を有する第1の溝が形成さ れ、その表面を酸化させるため、酸化が開始される時か ら均一に酸化され、結果として得られる第2の溝の表面 も欠陥の少ない表面を得ることができる。そして、との 第2の溝の表面をチャネル領域として使用するため、低 40 いオン抵抗を得ることができる。また、チャネル領域用 の溝としての第2の溝を形成するために、ケミカルドラ イエッチングと酸化という2段階の工程を踏んでいるた め、所望の幅の第2の溝を得たい場合は、酸化させる幅 を制御すれば良いので、溝形状も正確に制御することが

【0041】また、請求項2記載の発明によれば、ケミ カルドライエッチング工程が等方性であるので、第1の 溝に角がなくなり、このため酸化により形成される第2 の溝にも角がなくなる。このためドレイン・ソース間耐 50 ば、酸化工程の後に酸化膜を除去してチャネル領域を露

圧が向上する。また、請求項3記載の発明によれば、ケ ミカルドライエッチング工程が四フッ化炭素と酸素をガ ス中に含むため、四フッ化炭素と酸素の比によりプロセ スを正確に再現性良く行うことができる。

【0042】また、請求項4記載の発明によれば、ケミ カルドライエッチング工程は、СС1, С1, SF 6 , CFC13 , CF, C12 , CF3 C1, CH F, C, ClF, F, NF, BCl, の内の何 れか一つもしくは複数を含むガス系でエッチングするた め、効率良くエッチングすることができる。また、請求 項5記載の発明によれば、ケミカルドライエッチング工 程において、半導体層の上方に実質的に陰極降下がない ため、電離されたガスが、半導体層表面に欠陥を与えて しまうほどの速度で衝突することがない。このため、形 成される第1の溝の表面を欠陥の非常に少ない表面とす ることができる。

【0043】また、請求項6記載の発明によれば、ケミ カルドライエッチング工程は、電離されたガス雰囲気中 において、前記半導体層の上方での陰極降下の絶対値 項1の発明によれば、選択酸化に先立ち低濃度の半導体 20 が、10V未満の状態で行われるため、電離されたガス が、半導体層表面に欠陥を与えてしまうほどの速度で衝 突することがない。このため、形成される第1の溝の表 面を欠陥の非常に少ない表面とすることができる。ま た、上記構成の請求項7記載の発明によれば、酸化工程 は第1の溝を選択酸化する選択酸化工程であるため、第 1の溝の深さを深くすることができる。

> 【0044】上記構成の請求項8記載の発明によれば、 選択酸化工程のマスクをケミカルドライエッチング工程 で用いたマスクをそのまま使用するため、新たにマスク を形成する必要がなく、また位置あわせも不要となる。 上記構成の請求項9,請求項10記載の発明によれば、 所定厚さの選択酸化膜を形成することができる。

【0045】また上記のように構成された請求項11記

載の発明によれば、酸化工程の後に酸化膜を除去してチ ャネル領域を露出させる工程を、水溶液中で半導体層の 表面のダングリングボンドを水素で終端させながら行 う。これにより、反応活性の高いダングリングボンドが 汚染物質と反応する前に水素と反応して安定状態とな り、汚染物質と半導体層との反応を防ぐことができる。 その後酸素中に暴露するとさらに安定な酸化膜が形成さ れ第2の淸表面を保護するため、その後のチャネル領域 の汚染を避けることができるため、髙いチャネル移動度 が得られ、低オン電圧を得ることができる。

【0046】また上記のように構成された請求項12記 載の発明によれば、酸化膜の除去を弗酸を含む水溶液中 でおこなうため、除去したい酸化膜と残したい半導体層 との選択比が非常に大きくとれるため、半導体層の表面 を傷つけることなく酸化膜を除去することができる。ま た上記のように構成された請求項13記載の発明によれ 出させる工程を、水溶液中で半導体層の表面のダングリ ングボンドを水素で終端させながら行う。これにより、 反応活性の高いダングリングボンドが汚染物質と反応す る前に水素と反応して安定状態となり、汚染物質と半導 体層との反応を防ぐことができる。その後酸素中に暴露 するとさらに安定な酸化膜が形成され第2の溝表面を保 護するため、その後のチャネル領域の汚染を避けること ができるため、高いチャネル移動度が得られ、低オン電 圧を得ることができる。

15

【0047】請求項15に記載の発明によれば、選択酸 10 化膜と自己整合的にベース層、ソース層を形成するた め、位置合わせが不要となる。従って正確な位置にベー ス層,ソース層を形成でき、素子の低面積化が可能とな る。さらに、上記のように構成された請求項16記載の 発明によれば、酸化膜を除去する間は酸化膜の表面に光 を照射しないようにすることにより、酸化膜を通してチ ャネル領域となる半導体層に光が照射されるということ がなくなる。このため、チャネル領域付近の第1導電型 のソース層と第2導電型のベース層との電位がほぼ等し くなり、局所的にエッチングが進行するのが防止でき て、均一なエッチングを行うことができる。この結果、 平坦なチャネル領域が得られ、髙い移動度を得ることが できる。

【0048】また、上記のように構成された請求項17 記載の発明によれば、選択酸化膜を除去して得られた第 2の溝の側面の面方位を {110}面, {100}面と している。これにより、シリコンにおける原子的に平坦 な側面が得られる。このために高いチャネル移動度を得 るととができる。また、上記のように構成された請求項 18記載の発明によれば、選択酸化膜を除去して得られ 30 た第2の溝の側面の面方位を{111}面としている。 側面のシリコン原子は水素 1 個で終端されるようにな り、原子的に平坦な側面が得られる。このために高いチ ャネル移動度を得ることができる。

【0049】また、上記のように構成された請求項19 記載の発明によれば、酸化膜を除去する工程をPHを4 以上の水溶液中で行うため、第2の溝の側面のシリコン 原子は水素原子1個で終端される率がさらに高まり、原 子的に平坦な {111} 面が得られ、高いチャネル移動 度を得ることができる。また、上記のように構成された 40 請求項20記載の半導体装置によれば、溝部がケミカル ドライエッチングと該ケミカルドライエッチングの後に LOCOS酸化を施すことにより形成されるため、チャ ネル領域となる部分の欠陥が非常に少なくなり、チャネ ル領域の表面が非常に滑らかになるため、チャネル領域 におけるキャリアの移動度の低下を防止することができ る。これにより、オン抵抗の非常に小さい半導体装置を 得ることができる。

【0050】また、請求項21記載の発明によれば、前 記溝部は、前記主表面から前記入口幅の1/2以下の深 50

さを有することにより、ゲート絶縁膜とチャネル領域で の界面で応力がかかりにくくなる。これにより、チャネ ル領域で格子欠陥が発生しにくくなり、オン抵抗が低下 するととを防止できる。さらに請求項23記載の発明に よれば、チャネル領域の面方位が {111} 面もしくは (111) 面に近い面であるため、フォノン散乱が少な

くなりオン抵抗が低下することを防止できる。

16

【0051】また請求項24記載の発明によれば、チャ ネル領域の面方位が{110}面、{110}面に近い 面、 {100} 面、 {100} 面に近い面の何れか一つ の面であるためフォノン散乱が少なくなりオン抵抗が低 下することを防止できる。さらに請求項25記載の発明 によれば、チャネル領域で格子欠陥が発生しにくくな り、オン抵抗が低下することを防止できる。

【0052】また、請求項26記載の発明によっても、 チャネル領域で格子欠陥が発生しにくくなり、オン抵抗 が低下することを防止できる。

[0053]

【実施例】

20

(第1実施例)以下、図面を参照して本発明の一実施例 を説明する。図1 (a)は本発明の第1実施例による四 角形ユニットセルからなる縦型パワーMOSFETの平 面図であり、同図(b)は同図(a)におけるA-A断 面図である。図2~図22は同じく縦型パワーMOSF ETの製造における各段階での説明図である。また、図 4はp型ベース層の中央部形成のためにボロンイオン注 入をしたウエハの断面図、図5はLOCOS酸化のため に窒化シリコン膜をユニットセル寸法 a の間隔でパター ニングしたウエハの断面図、図8はLOCOS酸化膜が 形成されたウエハの断面図、図9はLOCOS酸化膜を マスクとしてp型ベース層形成のためにポロンイオン注 入をしたウエハの断面図、図10は熱拡散によりp型べ ース層を形成したウエハの断面図、図11はLOCOS 酸化膜をマスクとしてn゚型ソース層形成のためにリン イオン注入をしたウエハの断面図、図12は熱拡散によ りn·型ソース層を形成したウエハの断面図、図18は LOCOS酸化膜を除去した後に熱酸化によりゲート酸 化膜を形成したウエハの断面図、図19はゲート酸化膜 の上にゲート電極が形成されたウエハの断面図、図21 はp⁺型ベースコンタクト層形成のためにボロンイオン 注入をしたウエハの断面図、図22は熱拡散によりp* 型ベースコンタクト層を形成したウエハの断面図、そし て、図1 (b) が層間絶縁膜,ソース電極およびドレイ ン電極を形成したウエハの完成断面図である。

【0054】との実施例の縦型パワーMOSFETは、 その要部、すなわちユニットセル部分を図1に示すよう な構造として、このユニットセル15がピッチ幅(ユニ ットセル寸法)aで平面上縦横に規則正しく多数配置さ れた構造となっている。図1において、ウエハ21は不 純物濃度が10°c m-3程度で厚さ100~300μm

ED加されたとき、p型拡散層62の底辺部分で安定にブレークダウンを起こさせることにより、耐サージ性を向上させる目的を果たす。

のn・型シリコンからなる半導体基板1上に不純物密度 が10°c m-3程度の厚さ7μm前後のn-型エピタキ シャル層2が構成されたものであり、このウエハ21の 主表面にユニットセル15が構成される。ウエハ21の 主表面に12μm程度のユニットセル寸法aでU溝50 を形成するために、厚さ3μm程度のLOCOS酸化膜 を形成し、この酸化膜をマスクとして自己整合的な二重 拡散により接合深さが3μm程度のp型ベース層16 と、接合深さが1μm程度のn・型ソース層4とが形成 されており、それによりU溝50の側壁部51にチャネ ル5が設定される。なお、p型ベース層16の接合深さ はU溝50底辺のエッジ部12でブレークダウンによる 破壊が生じない深さに設定されている。また、p型ベー ス層16の中央部の接合深さが周囲よりも深くなるよう に、あらかじめp型ベース層16の中央部にボロンが拡 散されており、ドレイン・ソース間に高電圧が印加され たときに、p型ベース層16の底面の中央部でブレーク ダウンが起こるように設定されている。また、二重拡散 後にこの拡散マスク及びU溝50形成用として使用した LOCOS酸化膜は除去されて、U溝50の内壁には厚 20 グ工程に相当)。 さが60mm程度のゲート酸化膜8が形成され、さら に、その上に厚さが400nm程度のポリシリコンから なるゲート電極9、厚さが1µm程度のBPSGからな る層間絶縁膜18が形成されている。さらに、p型ベー ス層16の中央部表面に接合深さが0.5μm程度のp ・ 型ベースコンタクト層17が形成され、層間絶縁膜1 8の上に形成されたソース電極19とn 型ソース層4 およびp・型ベースコンタクト層17がコンタクト穴を 介してオーミック接触している。また、半導体基板1の 裏面にオーミック接触するようにドレイン電極20が形 30 成されている。

【0057】次に、図5に示すように、ウエハ21の主表面に窒化シリコン膜63を約200nm堆積し、この窒化シリコン膜63(マスクに相当)を図6に示すようにく011>方向に垂直及び平行になるようにパターニングして、ピッチ幅(ユニットセル15の寸法)aで開口する格子状の開口パターンを形成する(マスク形成工10程に相当)。なお、この開口パターンは上述のp型拡散層62がそのピッチ間隔の中央部に位置するようにマスク合わせしている。

【0055】次に本実施例の製造方法を述べる。まず、図2.図3に示されるように、n・型シリコンからなる面方位が(100)である半導体基板1の主表面にn型のエピタキシャル層2を成長させたウエハ21を用意する。この半導体基板1(半導体基板に相当)はその不純物濃度が101°cm³程度になっている。また、エピタキシャル層2(半導体層に相当)はその厚さが7μm程度で、その不純物濃度は101°cm³程度となっている。次に、図4に示される様に、このウエハ21の主表40面を熱酸化して厚さ60nm程度のフィールド酸化膜60を形成し、その後レジスト膜61を堆積して公知のフォトリソ工程にてセル形成予定位置の中央部に開口するパターンにレジスト膜61をパターニングする。そして、このレジスト膜61をマスクとしてボロン(B・)をイオン注入する。

【0058】次に、窒化シリコン膜63をマスクとしてフィールド酸化膜60をエッチングし、ひきつづき図7に示すように、四フッ化炭素と酸素ガスを含む放電室702でプラズマを発生させて、化学的な活性種を作り、この活性種を反応室703へ輸送し、反応室703でn型エピタキシャル層2を等方的にケミカルドライエッチングして溝64を形成する(ケミカルドライエッチングで用当)。

[0056] レジスト剥離後、熱拡散により図5 に示すように接合深さが 3μ m程度のp型拡散層62を形成する。このp型拡散層62は最終的には後述するp型ベース層16の一部となり、ドレイン・ソース間に高電圧が 50

【0059】次に、図8に示すように、窒化シリコン膜63をマスクとして溝64の部分を熱酸化する(酸化工程、選択酸化工程に相当)。これはLOCOS(Local Oxidation of Silicon)法として良く知られた酸化方法であり、この酸化によりLOCOS酸化膜65(酸化膜、選択酸化膜に相当)が形成され、同時にLOCOS酸化膜65によって喰われたn型エピタキシャル層2の表面にU溝50(第2の溝に相当)が形成され、かつU溝50の形状が確定する。

【0060】との時、U溝50の側面のチャネル形成部の面方位が(111)に近い面となるようにケミカルドライエッチングの条件とLOCOS酸化の条件を選ぶ。 このようにしてLOCOS酸化により形成されたU溝50の内壁表面は平坦で欠陥が少なく、その表面は図2に示されるウエハ21の初期の主表面と同程度に表面状態が良い。

【0061】次に、図9に示すように、LOCOS酸化膜65をマスクとして、薄いフィールド酸化膜60を透過させてp型ベース層16を形成するためのボロンをイオン注入する。このとき、LOCOS酸化膜65とフィールド酸化膜60の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。次に、図10に示すように、接合深さ3μm程度まで熱拡散する。この熱拡散により、図5に示す工程において前もって形成したp型拡散層62と、図9に示す工程において注入されたボロンの拡散層が一体になり、一つのp型ベース層16(ベース層に相当)を形成する。また、p型ベース層16の領域の両端面はU溝50の側壁の位置で自己整合的に規定される。

【0062】次に、図11に示すように、格子状のパタ

側面及び底面に熱酸化により厚さ60mm程度のゲート酸化膜8を形成する。この酸化工程は前述したのと同様に、酸素雰囲気に保たれ、約1000℃に保持されている酸化炉601にウエハ21を徐々に挿入する。このようにすると、酸化の初期は比較的低い温度で行われるため、p型ベース領域16、n・型ソース領域4の不純物が、酸化工程中にウエハ外部に飛散することを抑えられ

20

か、酸化工程中にリエハ外部に水板することを抑えられる。ゲート酸化膜8の膜質や、厚さの均一性、チャネル 5の界面の界面準位密度、キャリア移動度は従来のDM OSと同程度に良好である。

【0067】次に、図19に示すように、ウエハ21の主表面に厚さ400nm程度のボリシリコン膜を堆積し、隣接した二つのU溝50の上端の距離りよりも2度だけ短い距離cだけ離間するようにパターニングしてゲート電極9を形成する。次にゲート電極9の端部においてゲート酸化膜8が厚くなるよう酸化する。この時図20に示すようにゲート酸化膜が、ゲート端部で厚くなる部分の長さをxとすると、β>xとなるようにβを設定する。

20 【0068】以上、図9~図19に示す工程は本実施例において最も重要な製造工程の部分であり、LOCOS酸化膜65を自己整合的な二重拡散のマスクとして使用し、p型ベース層16.n⁻¹型ソース層4及びチャネル5を形成し、次にLOCOS酸化膜65を除去した後、ゲート酸化膜8(ゲート絶縁膜に相当),ゲート電極9(ゲート電極に相当)を形成する(ゲート電極形成工程に相当)。

【0069】次に、図21に示すように、バターニング されたレジスト膜68をマスクとして酸化膜67を透過 0て p・型ベースコンタクト層17を形成するためのボ ロンをイオン注入する。次に、図22に示すように、接合深さ0.5μm程度熱拡散し、p・型ベースコンタクト層17を形成する。

【0070】そして、図1(b)に示すように、ウエハ21の主表面にBPSGからなる層間絶縁膜18を形成し、その一部にコンタクト穴開けを行いp・型ベースコンタクト層17とn・型ソース層4を露出させる。さらに、アルミニウム膜からなるソース電極19(ソース電極に相当)を形成し、前記コンタクト穴を介してp・型ベースコンタクト層17とn・型ソース層4とにオーミック接触させる。さらに、アルミニウム膜保護用としてプラズマCVD法等により窒化シリコン等よりなるパッシベーション膜(図示略)を形成し、また、ウエハ21の裏面にはTi/Ni/Auの3層膜からなるドレイン電極20(ドレイン電極に相当)を形成し、n・型半導体基板1にオーミック接触をとる(ソース・ドレイン電極形成工程、電極形成工程に相当)。

【0071】上記のように構成された本実施例の半導体 装置の製造方法によれば、選択酸化に先立ち低濃度の半 50 導体層の表面の所定領域をケミカルドライエッチング法

ーンでウエハ2 1表面に形成されているLOCOS酸化膜6 5により囲まれたp型ベース層1 6表面中央部に残されたパターンでパターニングされたレジスト膜6 6 と LOCOS酸化膜6 5を共にマスクとして、薄いフィールド酸化膜6 0を透過させてn・型ソース層4(ソース層に相当)を形成するためのリンをイオン注入する。この場合も図9に示す工程においてボロンをイオン注入した場合と同様に、LOCOS酸化膜6 5とフィールド酸化膜6 0の境界部分が自己整合位置になり、イオン注入される領域が正確に規定される。

[0063]次に、図12に示すように、接合深さ0.5~1μm熱拡散し、n・型ソース層4を形成し、同時にチャネル5(チャネル領域に相当)も設定する。この熱拡散において、n・型ソース層4の領域のU溝50に接した端面は、U溝50の側壁の位置で自己整合的に規定される(不純物導入工程に相当)。以上、図9~図12の工程によりp型ベース層16の接合深さとその形状が確定する。このp型ベース層16の形状において重要なことは、p型ベース層16の側面の位置がU溝50の側面により規定され、自己整合されて熱拡散するため、U溝50に対してp型ベース層16の形状は完全に左右対称になる。

【0064】次に、図13に示すように、LOCOS酸化膜65を弗酸を含む水溶液700中で、フッ化アンモニウムによりPHが5程度に調整された状態で、シリコンの表面を水素で終端させながら酸化膜を除去してU溝50の内壁51を露出させる。この除去工程は選択酸化膜の形成されている面に光が当たらないように遮光布で遮光して行う(酸化膜除去工程、選択酸化膜除去工程に相当)。

【0065】との後、水溶液中から取りだし、清浄な空 気中で乾燥させる。次に、図15に示すように、チャネ ルが形成される予定のp型ベース層16のU溝の側面5 に(111)面が形成されるまで酸化膜を形成する。と の熱酸化工程により、チャネルが形成される予定面の原 子オーダーでの平坦度が高くなる。この熱酸化工程は、 図14に示すように、酸素雰囲気に保たれ、約1000 ℃に保持されている酸化炉601にウエハ21を徐々に 挿入することにより行う。このようにすると、酸化の初 期は比較的低い温度で行われるため、p型ベース領域 l 6、n・型ソース領域4の不純物が、酸化工程中にウエ ハ外部に飛散することを抑えられる。次に、図16に示 すように、この酸化膜600を除去する。この酸化膜6 00の除去も選択酸化膜の除去と同様に弗酸を含む水溶 液中で、フッ化アンモニウムによりPHが5程度に調整 された状態で、露出されたシリコンの表面を水素で終端 させながら行う。このような方法で形成されたU溝50 の内壁51は、平坦度が高く、また欠陥も少ない良好な シリコン表面である。

【0066】つづいて図18に示すように、U溝50の

により除去する。ケミカルドライエッチング法はドライ エッチング法の一種でありプロセスの制御性が高く、ウ エハ面内で均一なエッチングがおこなえ、再現性も高 い。またケミカルドライエッチング法はドライエッチン グプロセスのなかでは比較的被エッチング面に与えるダ メージが小さい。そして、このケミカルドライエッチン グの後に溝64 (第1の溝)表面を酸化する。ここで酸 化をする場合、酸化が開始される溝64の表面により、 結果として得られるn 型エピタキシャル層2(半導体 層)の酸化膜との境界面の状態が異なるものとなる。即 10 ち、RIE等の物理的エッチングでエッチングされた面 を酸化させても、格子欠陥が生じたまま酸化が進行し、 結果として得られるn-型エピタキシャル層2の表面は 格子欠陥が残ってしまう。しかしながら、本発明におい ては溝64表面をケミカルドライエッチング法を用いる ことにより、高い欠陥の少ない表面を有する溝64が形 成され、その表面を酸化させるため、酸化が開始される 時から均一に酸化され、結果として得られるU溝50の 表面も欠陥の少ない表面を得ることができる。そして、 このU溝50の表面をチャネル領域として使用するた め、低いオン抵抗を得ることができる。また、チャネル 領域用の溝としてのU溝50を形成するために、ケミカ ルドライエッチングと酸化という2段階の工程を踏んで いるため、所望の幅のU溝50を得たい場合は、酸化さ せる幅を制御すれば良いので、溝形状も正確に制御する ことができる。

【0072】また、本実施例によれば、ケミカルドライエッチング工程は等方性であるので、溝64に角がなくなり、このため酸化により形成されるU溝50にも角がなくなる。このためドレイン・ソース間耐圧が向上する。また、溝64のn型エピタキシャル層2表面付近の角度が90度に近くなり、選択酸化後に形成されるU溝50の側面の傾斜角を急角度にすることができセルサイズを縮小して低オン電圧を得ることができる。

【0073】また、ケミカルドライエッチング工程が四フッ化炭素と酸素をガス中に含むため、四フッ化炭素と酸素の比によりプロセスを正確に再現性良く行うことができる。また、本実施例によれば、ケミカルドライエッチング工程において、半導体基板1もしくはn 型エピタキシャル層2の上方に実質的に陰極降下ため、電離されたガスが、n 型エピタキシャル層2表面に欠陥を与えてしまうほどの速度で衝突することがない。このため、形成される溝64の表面を欠陥の非常に少ない表面とすることができる。

【0074】さらに、本実施例によれば、酸化工程は溝64を選択酸化する選択酸化工程であるため、溝64の深さを深くすることができる。そして、選択酸化工程のマスクをケミカルドライエッチング工程で用いたマスクをそのまま使用するため、新たにマスクを形成する必要がなく、また位置あわせも不要となる。また、酸化工程50

22

の後に酸化膜を除去してチャネル領域を露出させる工程を、水溶液中でn 型エピタキシャル層2の表面のダングリングボンドを水素で終端させながら行う。これにより、反応活性の高いダングリングボンドが汚染物質と反応する前に水素と反応して安定状態となり、汚染物質とn型エピタキシャル層2との反応を防ぐことができる。その後酸素中に暴露するとさらに安定な酸化膜が形成されU溝50表面を保護するため、その後のチャネル領域の汚染を避けることができるため、高いチャネル移動度が得られ、低オン電圧を得ることができる。

【0075】また、酸化膜の除去を弗酸を含む水溶液中でおこなうため、除去したい酸化膜と残したいn⁻型エピタキシャル層2との選択比が非常に大きくとれるため、n⁻型エピタキシャル層2の表面を傷つけることなく酸化膜を除去することができる。さらに、選択酸化膜と自己整合的にベース層、ソース層を形成するため、位置合わせが不要となる。従って正確な位置にベース層、ソース層を形成でき、素子の低面積化が可能となる。

【0076】また、酸化膜を除去する間は酸化膜の表面 に光を照射しないようにすることにより、酸化膜を通してチャネル領域となる半導体層に光が照射されるということがなくなる。このため、チャネル領域付近のn・型ソース層4とp型ベース層16との電位がほぼ等しくなり、局所的にエッチングが進行するのが防止できて、均一なエッチングを行うことができる。この結果、平坦なチャネル領域が得られ、高い移動度を得ることができる。

【0077】そして、選択酸化膜を除去して得られたU 溝50の側面の面方位を {111} 面としている。側面 のシリコン原子は水素1個で終端されるようになり、原 子的に平坦な側面が得られる。とのために高いチャネル 移動度を得ることができる。また、酸化膜を除去する工 程をPHを4以上の水溶液中で行うため、U溝50の側 面のシリコン原子は水素原子1個で終端される率がさら に高まり、原子的に平坦な {111} 面が得られ、高い チャネル移動度を得ることができる。

【0078】以上説明したように、従来RIE等の物理的エッチングやウエットエッチングの後にLOCOS酸化することにより、初期溝(第1の溝、即ち溝64)形成時に導入された格子欠陥はLOCOS酸化及びそのLOCOS酸化膜の除去により除去されるものと考えられていた。しかし本発明者らが実際に試作してみた所、初期溝導入時に導入された格子欠陥は除去されずにチャネル領域の表面に残ってしまうことが確認された。そして結果としてドレインーソース間のリーク電流の原因となるととが分かった。この結果より、初期溝を形成する際、始めから無欠陥のプロセスで行う必要があることが分かった。しかし、無欠陥のプロセスとしてウエットエッチングと同様に知られるケミカルドライエッチングは、ウエットエッチングよりもエッチング速度が遅く、

またウエットエッチングと同じく等方性エチングであるためサイドエッチが生じて微細化には不向きである。従って、微細化でチャネル長を短くすることによりチャネル抵抗、オン抵抗の低減を行なう現在の技術からすると、ケミカルドライエッチングは溝形成工程には不向きと考えられていた。しかしながら、エッチングの後にし〇COS酸化することにより、初期溝(第1の溝、即ち溝64)を形成する製造方法においては、エッチングに要する時間はケミカルウエットエッチングもケミカルドライエッチングも差ほど変わらず、それにも係わらず最終的に得られるチャネル領域表面の格子欠陥が非常に少なくなり、また任意の指数面が正確に形成できるということが分かった。

【0079】以上、本発明を一実施例に基づき具体的に 説明したが、本発明は上記実施例に限定されるものでは なく、その要旨を逸脱しない範囲で種々変更可能である ことは言うまでもない。例えば、図13で示される、弗 酸を含む水溶液中でのLOCOS酸化膜の除去後、本実 施例では自然酸化によりシリコン表面を自然酸化膜で保 護したが、との工程を高温、例えば900℃で行っても よい。そして、n型ソース層,p型ソース層の形成をL _OCOS酸化膜の除去後に、レジストマスクを用いて行 っても良い。また、選択酸化膜を除去して得られた溝の 側面の面方位が低指数面の(110)面や(100)面 となるように、基板の面方位、パターニング形状を選択 しても良い。なお、上記実施例は本発明を縦型パワーM OSFETに適用した場合についてのみ説明したが、そ れに限定されるものではなく、このような縦型パワーM OSFETを組み込んだパワーMOSICに適用しても 良い。またさらに、本実施例においては半導体基板とし てn・型半導体基板を持ちいた縦型パワーMOSFET について説明したが、p・型半導体基板を用いた絶縁ゲ ート型バイポーラトランジスタ(IGBT)のゲート構 造にも適用することができる。また、ケミカルドライエ ッチング工程を、CC14, C12, SF6, CFC1 , CF, C1, CF, C1, CHF, C, C1F , , F, , NF, , BC1, の内の何れか一つもしくは 複数を含むガス系で行っても良い。これにより、効率良 くエッチングすることができる。さらに、本実施例にお いては、半導体基板に電圧を印加しないで行ったが、ケ 40 ミカルドライエッチング工程は、電離されたガス雰囲気 中において、前記半導体層の上方での陰極降下の絶対値 が10V未満の状態で行なっても良い。これにより電離 されたガスが、半導体層表面に欠陥を与えてしまうほど の速度で衝突することがなくなる。そして、形成される 溝64の表面を欠陥の非常に少ない表面とすることがで きる。また、本実施例ではnチャネル型についてのみ説 明したが、n型とp型の半導体の型を入れ換えたpチャ ネル型についても同様の効果が得られることは言うまで もない。

【図面の簡単な説明】

【図1】図(a)は本発明の第1実施例による縦型パワーMOSFETの一部を示す平面図であり、図(b)は図(a)のA-A断面図である。

【図2】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する図である。

【図3】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する断面図である。

【図4】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する要部断面図である。

【図5】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する要部断面図である。

【図6】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する要部平面図である。

【図7】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する図である。

【図8】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する要部断面図である。

【図9】本発明の第1実施例による縦型パワーMOSF ETの製造工程の説明に供する要部断面図である。

【図10】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する要部断面図である。

【図11】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する要部断面図である。

【図12】本発明の第1実施例による縦型パワーMOSFETの製造工程の説明に供する要部断面図である。

【図13】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する図である。

【図14】本発明の第1実施例による縦型パワーMOSFETの製造工程の説明に供する図である。

【図15】本発明の第1実施例による縦型パワーMOSFETの製造工程の説明に供する要部断面図である。

【図16】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する図である。

【図17】本発明の第1実施例による縦型パワーMOSFETの製造工程の説明に供する図である。

【図18】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する要部断面図である。

【図19】本発明の第1実施例による縦型パワーMOS

FETの製造工程の説明に供する要部断面図である。

【図20】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する要部断面図である。

【図21】本発明の第1実施例による縦型パワーMOSFETの製造工程の説明に供する要部断面図である。

【図22】本発明の第1実施例による縦型パワーMOS FETの製造工程の説明に供する要部断面図である。

【図23】図(a)は従来の縦型パワーMOSFETの一部を示す平面図であり、図(b)は図(a)のA-A 断面図である。

) 【図24】従来の縦型パワーMOSFETの製造工程の

説明に供する要部断面図である。

【図25】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図26】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図27】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図28】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図29】従来の縦型パワーMOSFETの製造工程の 10 説明に供する要部断面図である。

【図30】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図31】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図32】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図33】従来の縦型パワーMOSFETの製造工程の 説明に供する要部断面図である。

【図34】従来の縦型パワーMOSFETの製造工程の 20 説明に供する要部断面図である。

【図35】従来の縦型パワーMOSFETの製造工程の*

* 説明に供する要部断面図である。

【符号の説明】

1 n 型半導体基板

2 n-型エピタキシャル層

4 n'型ソース層

5 チャネル

6 n 型ドレイン層

7 JFET部

8 ゲート酸化膜

9 ゲート電極

16 p型ベース層

19 ソース電極

20 ドレイン電極

50 U溝

51 U溝の内壁

65 LOCOS酸化膜

601 酸化炉


603 ウエハボート


700 水溶液


702 放電室

703 反応室

704 遮光布










【図32】

【図33】


【図34】







【図35】



フロントページの続き

(72)発明者 竹内 有一

一愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 戸倉 規仁

愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内